転職・求人情報の詳細をご覧になる場合は会員登録(無料)が必要です
部署・役職名 | 【アナログ設計】アナログ(IO・I/F)設計の開発・設計 |
---|---|
職種 | |
業種 | |
勤務地 | |
仕事内容 |
GPIO/LVDSやSPMI/I3C等の通信規格の物理層IP、PLL/DLL等の位相/遅延フィードバック制御IP、およびLDO/チャージポンプなどの電源IPなど各種アナログIPの開発・設計 ■組織の役割 弊グループが手掛ける半導体製品に搭載されるI/F・電源系アナログIPの開発 特にCMOSイメージセンサー製品(CIS)に搭載されるGPIO/LVDSやSPMI/I2C/I3C等の通信規格物理層IP、PLL/DLL等の位相/遅延フィードバック制御IP、LDO/チャージポンプ/バイアス回路などの電源IP等の回路設計を中心に技術開発を遂行する ■担当予定の業務内容 CIS製品の高機能化に伴い各種アナログIPにはより高精度・低電力・低コストなどの差異化が求められており、大きくは下記のいずれかをお願いします。 1, GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IPアナログ回路設計 2, PLL/DLL等の位相/遅延フィードバック制御IPアナログ回路設計 3, LDO/チャージポンプ/バイアス回路などの電源IPアナログ回路設計 ■想定ポジション それぞれの開発チームは~3名程度の正社員、および、作業工数に応じた協力会社で構成され、そのリーダーの役割となります。 比較的短期間に製品適用を求められるIP開発・導入となるため、多数関係者へのコミュニケーション能力も発揮できるポジションとなります。 ■描けるキャリアパス 例えば様々な分野に応用されている機械学習機能の進化にCiM(Computing in Memory)といったメモリIPベースのIPが注目されています。 将来の製品に欠かせないキラーIPの第一人者として活躍することもできます。 また、スタンダードセルやメモリといったIP開発者、製品化で必要なESD設計者とともに知の共有ができIPライブラリ全体のリーダーとして活躍する事もできます。 さらに優秀な人材には希望に即したJOBローテーションで幅広く活躍してもらう準備があります。 ■職場雰囲気 年代層は幅広く、それぞれが多様なバックグラウンドを持つチームです。また、近年は新卒・インターン採用を積極的に行って若返りを図っています。 新メンバーには既存メンバーと会話する機会を作るプロジェクトに参加してもらって交流促進を図っています。 また、オンラインとFace to Faceを状況により使い分けて気軽に話す機会を作り、業務相談もしやすくなるように努めています。 |
労働条件 |
【雇用形態】ジェネラル・エンプロイメント・コントラクト ( 正社員 ) ※雇用期限の定めがなく、さまざまな技術領域・職務領域で活躍する可能性を含めた働き方 試用期間:あり(3カ月) 【勤務時間】 標準労働時間帯:9:00~17:30 勤務時間:7時間45分 休憩:45分 フレックスタイム制あり(コアタイムなし) 時間外労働あり 【休日休暇】土日、祝日 完全週休二日制 年次有給休暇:初年度6~17日、勤続年数に応じて最大24日 賞与:年2回支給(6月、12月) 【勤務地】 神奈川県厚木市 社会保険:健康保険、厚生年金保険、雇用保険、労災保険 |
応募資格 |
【必須(MUST)】 以下のいずれかの経験があることGPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IP開発経験 位相/遅延フィードバック制御IP開発経験 電源IP開発経験 【歓迎(WANT)】 特許取得経験海外ベンダーとの協業経験 ■語学力 【必須】 TOEIC 650点以上 【尚可】 TOEIC 800点以上 海外ベンダーとの協業経験があると尚可 |
受動喫煙対策 | 屋内禁煙 |
更新日 | 2023/09/25 |
求人番号 | 2977609 |
採用企業情報
転職・求人情報の詳細をご覧になる場合は会員登録(無料)が必要です