転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です
【HCLTech Japan×Synopsys】Bilingual Semiconductor Technical Lead
年収：
応相談
?
採用企業案件
株式会社エイチシーエル・ジャパン
-
- 資本金301百万円
- 会社規模501-5000人
- その他
- SIer
- ソフトウエア
| 部署・役職名 | 【HCLTech Japan×Synopsys】Bilingual Semiconductor Technical Lead |
|---|---|
| 職種 | |
| 業種 | |
| 勤務地 | |
| 仕事内容 |
HCLTech Japanでは、Synopsys Japan向け先端SoC開発プロジェクトを推進いただくBilingual Semiconductor Technical Leadを募集しています。 本ポジションでは、日本国内のお客様との技術折衝を行いながら、グローバル開発チームと連携し、RTLからGDSIIまでの設計実装プロジェクトをリードしていただきます。 【主な業務内容】 ・顧客向け技術リードとしてプロジェクト推進 ・RTL、Physical Design、DFT、Verificationチームとの技術連携 ・RTL-to-GDSII開発フロー全体の管理 ・Synthesis、STA、Timing Closure、Signoff対応 ・PPA（Performance、Power、Area）最適化推進 ・技術課題やリスクの早期発見、改善提案 ・オンサイト／オフショアチームのコーディネーション ・Tapeoutまでの開発スケジュール管理 |
| 労働条件 |
雇用形態：正社員 勤務地： 東京都内（Synopsys Japan顧客先）および会社が認める就業場所 勤務形態： オンサイト勤務 想定年収： ～1,800万円 ※経験・スキルに応じて決定 勤務時間： 9:00～18:00（配属先に準ずる） 休日休暇： 完全週休2日制（土日祝） 年次有給休暇 慶弔休暇 その他会社規定による 福利厚生： 各種社会保険完備 通勤交通費支給 健康診断 研修制度 |
| 応募資格 |
【必須（MUST）】 ・半導体設計・実装分野で8年以上の経験・RTL-to-GDSIIフロー全体に関する理解 ・以下の実務経験 - Synthesis - STA（Static Timing Analysis） - Timing Closure - Signoff ・Design Compiler、Fusion Compiler、PrimeTimeの使用経験 ・技術リーダーまたはプロジェクトリーダー経験 ・日本語ビジネスレベル以上 ・英語ビジネスレベル以上 【歓迎（WANT）】 ・ICC2の経験・StarRCの経験 ・VC SpyGlassの経験 ・Floorplanning経験 ・PnR経験 ・CTS経験 ・DRC/LVS経験 ・先端ノード（2nm、4nm、5nm、7nm等）経験 ・顧客折衝経験 ・Synopsys、Cadence、Socionext、Renesas、TSMCでの業務経験 ・技術力とマネジメント力を兼ね備えた方 ・グローバルチームとの協業経験をお持ちの方 ・顧客と直接コミュニケーションを取りながらプロジェクトを推進できる方 |
| アピールポイント | 外資系企業 産休・育休取得実績あり 社内公用語が英語 女性管理職実績あり 教育・研修制度充実 資格支援制度充実 |
| 受動喫煙対策 | 屋内禁煙 |
| 更新日 | 2026/08/13 |
| 求人番号 | 9582346 |
採用企業情報
- 株式会社エイチシーエル・ジャパン
-
- 資本金301百万円
- 会社規模501-5000人
- その他
- SIer
- ソフトウエア
-
会社概要
【設立】1998年2月
【代表者】中山 雅之
【資本金】3億100万円
【従業員数】750名
【本社所在地】東京都港区赤坂1-12-32
【事業内容】デジタルトランスフォーメーション・サービス、エンジニアリング開発サービス、ソフトウェア設計・開発・保守サービス、インフラサービス、アウトソーシング・サービス、IT・業務コンサルティング、その他
転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です