1. 転職サイト ビズリーチ
  2.  > 
  3. 求人検索
  4.  > メモリ設計エンジニア
  5.  > エンジニアリングマネージャー

転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です

新規会員登録（無料）

メモリ設計エンジニア,エンジニアリングマネージャー

年収： 800万 ～ 2000万 ?

ヘッドハンター案件

部署・役職名 メモリ設計エンジニア,エンジニアリングマネージャー
職種
業種
勤務地
仕事内容 ＜職務内容＞　メモリ設計開発　※ご経験に応じて以下いずれかを担当頂きます。
　－ アナログ回路設計
　　センスアンプ、リファレンス電圧生成回路、電源/バイアス回路、
　　ワード線/ビット線周辺アナログ回路、PLL/DLL、SPICEシミュレーションによる回路検証 など
　－ デジタル回路設計
　　コマンド/アドレス制御、タイミング制御、テスト/デバッグ回路実装、RTL設計/論理検証、
　　STA、他ブロックとのインタフェース整合 など
　－ 高速インタフェース設計
　　高速I/O、PHY（TX/RX,Equalizer,CDR等）、SI設計など
　－ IP開発
　　Row/Columnデコーダ、Redundancy、ECC など

※新チーム発足にあたり、エンジニア/シニアエンジニアだけではなく、
設計リード、テクニカルマネージャー/ダイレクターとしてご活躍頂ける方も求めています。
労働条件 【雇用形態】 正社員（試用期間3ヶ月）

【想定年収】 700万円～2,000万円
　※経験、評価に応じ相談可です。
　※本求人票で明示されていない給与情報につきましては、決定次第速やかにお伝えいたします。

【福利厚生】通勤手当、お盆/お正月祝い金、誕生日祝い金、結婚・出産・慶弔金、退職金
　
【各種保険】 健康保険、厚生年金、雇用保険、労災保険

【休日休暇】完全週休二日制（土日）、祝日、年次有給休暇、年中休暇（年4日）、その他会社が定める日

【労働時間】9:00～18：00（休憩60分、フレックス勤務あり）
応募資格

【必須（MUST）】

・半導体メモリ設計経験5年以上
（DRAMのほか、NAND/NORフラッシュやSRAM、混載メモリ経験者も歓迎です）
・メモリコントローラSoC、各種IP、PDK設計経験5年以上

【歓迎（WANT）】

・DRAM設計経験
・JEDEC仕様、DDR系メモリインタフェース知識、実務経験
（コマンド/アドレス/データ、Read/Writeタイミング、レイテンシ等）
・メモリ PHY（Physical Layer）に関する理解
・レイアウト・評価・プロセスなど 他部門と連携しながら設計を進めた経験
・英語を用いた海外拠点・海外ベンダーとの技術コミュニケーション経験
・若手エンジニアへの指導経験

リモートワーク

不可
受動喫煙対策

屋内禁煙
更新日 2026/06/03
求人番号 8492703

採用企業情報

この求人の取り扱い担当者

  • 3.83
    ?
  • ヘッドハンターの氏名は会員のみ表示されます

  • 会社名は会員のみ表示されます

    • 東京都
    • 東北大学
  • メーカー 商社 メディカル
    • 保有求人は随時up＋updateするよう努めております。 気になる求人がありましたら、お知らせください。 ご質問やご相談も歓迎です。
    • (2024/06/30)

転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です

新規会員登録（無料）