転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です
| 部署・役職名 | メモリ（DRAM）半導体設計エンジニア（回路設計・検証） |
|---|---|
| 職種 | |
| 業種 | |
| 勤務地 | |
| 仕事内容 |
◆台湾に本社のある大手半導体メーカーの日本法人において、台湾本国向けの製品としてDRAMメモリ半導体製品の回路設計・検証のポジションです。 （日本での勤務ですが、日本国内向けのみではなくグローバル市場向けのDRAM設計を担当頂くポジションです。） （具体的な業務内容や魅力） ・DRAMメモリ評価用テストチップを仕様検討から設計、評価、解析を一貫して実行できるのが今回のポジションの魅力です。 ・開発期間は平均4~5カ月程度 内容によっては1ヶ月から1年以上の場合もございます。 ・海外拠点との連携を体感出来るのも同社の魅力の一つです。 （注）記載仕事内容は参考情報となり、詳細に関しては別途面談時に開示させて頂く予定です。 （勤務地詳細） ・大阪府大阪市北区の同社事業所（最寄り：JR大阪駅） |
| 労働条件 |
契約期間：期間の定めのない正社員 試用期間：あり（3カ月） 就業時間：9:00～18:00（休憩1時間）、フレックスタイム制（コアタイム11:00～16:00） 休日：土日、祝日、夏季、GW、年末年始など同社指定休日（2024年129日） 休暇：年次有給休暇、慶弔 給与：年俸制（同社規定による） 給与改定：年1回 通勤手当：会社規定に基づき支給あり 社会保険：健康保険、厚生年金、労災保険、雇用保険 その他：スポーツジム法人会員、年一回健康診断、事業所内禁煙（別途喫煙室あり） |
| 応募資格 |
【必須（MUST）】 ・DRAMの回路設計の経験のある方。（制御系回路・電源回路・I/F回路などの各ブロック回路の詳細設計経験/DLL回路設計の経験） ・検証ツールの利用経験のある方。 （DRAM全体動作検証の経験（アナログ検証、Verilog論理検証）、Cadence Virtuoso, Synopsys系アナログ検証ツール, Cadence系Verilog検証ツールなどEDAツールの操作スキルのある方。） 【歓迎（WANT）】 ・レイアウト設計の知識のある方（デバイス特性,回路動作とレイアウトの関連性の理解など）・DRAMデバイス評価の経験のある方。 （求める人物像） ・コミュニケーション能力、協調性のある方。 ・自ら考えて行動できる、自身の考えを筋道立てて説明する事が出来る方。 ・日常会話レベルの英語若しくは中国語スキルのある方。 |
| リモートワーク | 不可 |
| 受動喫煙対策 | 喫煙室設置 |
| 更新日 | 2025/11/11 |
| 求人番号 | 6086814 |
採用企業情報
- 企業名は会員のみ表示されます
- 会社規模1-30人
この求人の取り扱い担当者
-
- ?
- ヘッドハンターの氏名は会員のみ表示されます
会社名は会員のみ表示されます
-
- IT・インターネット メーカー エネルギー
-
転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です