転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です
【TSMCグループ】ASIC / SoC Chiplet IO Architect 上級職
年収：1200万 ～ 1800万
採用企業案件
Global Unichip Japan株式会社
-
- 会社規模非公開
- 半導体
| 部署・役職名 | 【TSMCグループ】ASIC / SoC Chiplet IO Architect 上級職 |
|---|---|
| 職種 | |
| 業種 | |
| 勤務地 | |
| 仕事内容 |
【事業内容】 GUCは製品のエンジンとなる ASIC / SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計&供給・販売を行っているTSMCグループ唯一の半導体メーカーです。世界初となるTSMC最先端プロセスを用いた顧客製品の基幹設計開発に携わることが可能です。更に次世代SoC技術である3D Chiplet、及び、生成AIに必須のDRAMとSoCを繋ぐメモリI/F(HBM)技術においても業界をリードしています。 【募集背景】 世界的に需要が高まっている AI, HPC, AR/VR, 自動運転(ADAS) 等の分野において、3nm/2nm等の最先端プロセス適用、超大規模回路化、高性能化、機能拡張性容易化、等が求められており、その対策案として 2.5D/3D Chiplet技術 が注目されています。これらChiplet技術適用により、従来のモノリシック型における外部入出力信号のChiplet化対応、複数の機能回路にPartitioning化されたDieの外部入出力信号の対応、PCIe, 高速SerDes等の外部直結されたアナログIPの入出力信号のMulti-Die対応等、Chiplet化により新たな技術検討＆仕様策定、及び、顧客サポートが必要になってきております。これら2.5D/3D化に向けたSoC/ASIC商談事業拡大に向けて当社の成長に尽力していただける方を募集しております。 【ポジション】 Chiplet IO Architect (上級職) 【業務内容】 ■Chiplet化に伴うIO＆インターフェイス仕様設計対応の顧客コンサルティング - 従来のモノリシック型の1chipからChiplet化に向けた外部入出力＆Interface信号の制御・接続・分散のコンサル - Chiplet化により、回路機能を複数のDieに分散した際の入出力＆Interface信号制御・接続・分散のコンサル - Chiplet化に伴うアナログIP (PCIe,CXL,Ethernet,高速SerDes,メモリIF等) の入出力＆Interface信号制御・接続・分散のコンサル - 外部入出力に直結だったHardMacroをChiplet化により複数Chip化した際の入出力＆Interface信号制御・接続・分散のコンサル - Chiplet化に伴うBUS配線の入出力＆Interface信号制御・接続・分散のコンサル - Chipletの利点を活かすための各DieのIO(入出力)＆Interface信号の分散・接続・制御手法の立案 - Chiplet化により、性能を劣化させないための入出力＆Interface信号回路の分散・制御手法の立案 - Chiplet技術を活用した今後の回路拡張性を考慮して、入出力＆Interface信号の分散・制御手法の立案 - Chiplet-CPU Architectとの協調設計 (CPU/Cacheメモリ/CPU-Subsystemの入出力＆Interface信号対応考慮) - UCIe対応サポート - GUC社内の、設計, 検証, Physical実装チームとの折衝、及び社内の物理設計状況に応じた顧客交渉 - Chiplet用に分散制御した回路の入出力信号仕様での物理実装妥当性判断・確認 - GUC社内物理設計チームとの折衝 【GUCの魅力＆特徴】 ◆TSMCグループ唯一の半導体メーカーである強み - 世界最先端TSMCプロセスを用いた世界初の製品開発をここ日本で可能 - 日本のデザインセンターでは既に2nmも開発完了済 - TSMCが規格化しているChiplet 2.5D (CoWoS, InFo), 3D(SoIC)技術の密な連携が可能 ◆チップ設計全般を担う遣り甲斐と達成感 - ASIC(SoC)チップの一部ではなく性能全容を把握した上でチップ全体の設計を担います - 仕様設計～回路設計～テスト設計～物理設計～PKG設計～安定供給～販売、全てを担います - TSMC製造の最大サイズ規模や世界最高速度チップ等、他社が真似出来ない高度な設計技術とノウハウを保有 ◆バリエーションに富んだ有名製品のエンジン設計を手掛ける - 誰もが知る世界の有名製品エンジン（ASIC/SoC）設計開発がここ日本に居ながら可能となります - 顧客の狙いを達成すべく、顧客と直接討議しつつ先端技術を駆使して作り上げます - 製品は、電化製品だけでなく、AI, 車載品(自動運転 etc), BitCoin, Game機, スーパーコンピューター, VR/AR, ドローン, SSD 等々、多岐に渡ります - 日本だけでなく、台湾本社、北米、ヨーロッパ、中国、韓国、ベトナム、イスラエルにも拠点があり世界中の顧客製品商談に携わります - 海外出張のチャンスも多いです ◆時代は必ず先端ASICを求め、その最先端ASIC設計開発はGUCが担う - 時代に応じて求められる製品は変わりますが、どんな時代でも常にASIC設計に行き着きます - ASICは常に製品のエンジンに求められる技術であるため、部品ではなくメインの製品仕様に携わります - ASICは最先端プロセス技術が求められるため、TSMCグループであるGUCは有利な立ち位置です ◆ChatGPT対応DRAM向けI/FのHBMは世界最高性能 - 生成AIに必須のDRAMとSoCを繋ぐアナログIP HBM性能は世界最高性能です - HBMアナログPHY, コントローラーいずれも生産実績のあるプロバイダーです - 7nm, 5nm, 3nm、HBM2, HBM3, HBM3E、と常に世界初の発表を続けています - 次世代HBMであるHBM4も世界に先駆けて着手しており既に大手DRAMメーカーとパートナーシップを締結 ◆3DIC Chiplet技術で業界をリード - SoC～SoCを接続する Multi-die Inter-Link (2.5D/3D)はいずれも自社製ソリューションを提供可能 - 自社製であるため、顧客に応じた様々なカスタマイズが容易に可能であるためビジネス拡大に貢献します - Chip-on-Wafrer, Wafer-on-Waferいずれも世界に先駆けて実製品Tape-outを既に完了済です - 車載向けChipletでも力を入れており、Automotiveアライアンスに準拠したChiplet開発が可能です - Chiplet統一規格のUCIeコンソーシアムメンバーであり、UCIe互換でありつつ規格速度を超える40Gbpsも既に発表済 - UCIeコンソーシアムではLaneルール改善等、GUC主導による改善提案も多くあり存在感は多大です ◆高度なマーケティング能力により時代が求める未来の技術を常に先行開発 - HBM, 3DIC等、次世代製品に求められる技術を他社に先駆けて実現＆ビジネス化しています - TSMCとの密なマーケティング連携により次世代が求める高度な技術予測が長けています |
| 労働条件 |
【雇用形態】 正社員 【勤務地】 神奈川県 横浜市西区 みなとみらい2-2-1 横浜ランドマークタワー16F 最寄駅：桜木町駅、みなとみらい駅から徒歩5分 【勤務時間】 裁量労働制 標準労働時間：1日あたり8時間 【休日休暇】 完全週休2日制（土、日、祝日） 年間休日129日（2025年度） 年次有給休暇、夏季休暇、年末年始休暇、慶弔休暇、産前産後休暇などに加えて 体調不良時に利用できる健康管理休暇（100%有給）を年間15日支給 【福利厚生】 ◆健康保険・厚生年金・雇用保険・労災保険 ◆交通費支給あり ◆住宅手当あり（支給制約・期限なし） ◆スキルアップサポート手当あり（年間最大20万円） ◆手厚い補償の民間の生命・医療保険に加入（保険料は全額会社負担） ◆無料の各種ドリンクやスナックが並んだリフレッシュコーナー ◆毎日夕飯に温かいお弁当を支給 ◆マッサージチケットの配布 |
| 応募資格 |
【必須（MUST）】 Multi-Die対応の AI, ネットワーキング, HPC 向け製品等に適用されたChiplet 各Dieに対する IO(入出力信号)仕様の定義、及び、アーキテクチャ/Microアーキテクチャ仕様の定義、また、これら技術を直接顧客に対してコンサルティングできる経験者を募集しております。- Chiplet適応時の外部IO(入出力)＆Interface信号の制御・分散・接続技術経験 - Chiplet化に伴うIO(入出力)＆Interface信号の設計への技術的影響(メリット/デメリット)は詳細な理解と経験が必要 - 外部IO(入出力)＆Interface信号仕様観点での適切な機能回路Partitioning化の立案技術経験 - Chiplet化したことによる複数の各機能回路chip Dieに対する入出力＆Interface信号仕様の定義・妥当性確認・判定 - 各種IO一体型アナログIPのChiplet化対応・制御技術経験 - 搭載HardMacro IPの入出力＆Interface信号を踏まえた機能回路のPartitioning化の立案経験 - 物理実装チームとの協調設計によるIO＆Interface仕様設計戦略立案の経験 - 海外顧客との英語での折衝経験 (Speak/ListeningはFluentレベル要) - コンサルティングが主業務であるため海外顧客との密なコミュニケーション能力は必須 【歓迎（WANT）】 以下全ての経験を持っている必要はありませんが、ネットワーク, AI製品等に向けたChiplet対応製品、もしくは、Chipletに近しい技術が適用された Switch系, NIC, DPU (Data Processing Unit), PCIe/CXLのホストorデバイス, AIアクセラレータ、等のProjectへの設計参画経験、またはモノリシック型からChiplet化を立ち上げた技術経験、等を踏まえた ChipletのTop-Die, Bottom-Die 各Die IO＆Interface仕様・回路の定義をベースとしまして、顧客に対するChiplet化への仕様設計・回路設計のコンサルティング業務が主となります。よって、以下のいずれかの熟練経験はmustになります。■Ethernet - プロトコル、PHY および MAC/PCS レイヤーに関する深い知識 - 上位レイヤーに関する一般的な知識と経験 - 一般的なネットワーク処理アルゴリズム、管理プロトコル、統計収集・遠隔操作情報収集、等の知識と経験 - IEEE-802.3 - IEEE-1588 及び SyncE Clocking - RDMA RockE - その他、Ethernet系に関連して標準的に使用されるIP適用＆対応経験 ■PCIe/CXL - PHY、及び、PCS Layerに関する深い知識 - 上位Layerに関する一般的な知識 - 一般的な管理プロトコル、Clocking、電力モード、Interoperabilityの知識と経験 ■高速SerDes - アーキテクチャ設計経験 - SI 及び Linkバジェッティング対応経験 - リファレンスClock設計経験 - 一般的に使用される SerDes IP適用技術経験 - 設計時に一般的に起きうる問題、及び、デバッグ プロセス対応等への直接の技術対処経験 ■UCIe対応知識 - UCIe規格に対応した Multi-Die IO(入出力)＆Interface信号仕様設計技術 - 3D Packaging技術の基礎知識 |
| アピールポイント | 海外事業 完全土日休み フレックスタイム |
| 受動喫煙対策 | 屋内禁煙 |
| 更新日 | 2025/07/18 |
| 求人番号 | 4357426 |
採用企業情報
- Global Unichip Japan株式会社
-
- 会社規模非公開
- 半導体
-
会社概要
【設立】2005年
【代表者】黄 俊淵
【本社所在地】神奈川県横浜市西区みなとみらい2-2-1
【事業内容】ASIC/SoC設計＆供給サービスを主軸とした事業
転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です