転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です
| 部署・役職名 | 【高速信号伝送設計エンジニア】CMOSイメージセンサーのキャプチャシステム開発（リーダー又は担当者） |
|---|---|
| 職種 | |
| 業種 | |
| 勤務地 | |
| 仕事内容 |
当社で開発されるCMOSイメージセンサーの評価・測定向けキャプチャシステムを開発しています。イメージセンサーから出力される高速シリアルインターフェースを取り扱い、高速信号伝送・FPGA受信技術の開発を担います。 ■組織としての担当業務 CMOSイメージセンサーは性能/機能ともに進化しており、それに伴ってセンサーから出力される高速シリアルインターフェースのスピードも急激に高速化しています。本職種は、PCBやケーブルを用いた高速伝送技術確立、および、FPGA高速トランシーバを用いたデータ受信技術開発を担います。 ■担当予定の業務内容 主に以下の3つの業務領域のいずれかを担当いただこうと考えています。 ・高速信号伝送開発（シグナルインテグリティの確保） ・FPGA高速トランシーバを用いたデータ受信技術開発 ・FPGAから信号処理PCまでの伝送技術検討（CoaXPress,USB,GbEなど汎用IFが主） いずれも仕様検討、基板開発／評価を行う業務となり、検討の途中でFPGA RTL設計や電磁界Simなどを活用します。 ■想定ポジション プロジェクト規模によって異なりますが、小規模チームのリーダー、または、担当者 ■描けるキャリアパス センサーのキャプチャシステム開発を通じて、高周波を軸とした専門性の高い技術を習得して、エンジニアとしてのキャリアを築くこともできますし、プロジェクト推進やシステム開発リーディングを通じてリーダーシップを身に着けることもできます。 ■職場雰囲気 高周波設計、FPGA設計、システムHW/SW設計などさまざまなバックグラウンドを持ったメンバーが協力し合いながら業務を進めていることもあり、必然的にフレンドリーにコミュニケーションがとれる職場となっています。また若い世代が多いため、専門性の高いエンジニアがOJTを行い、チームとしてスキルアップをはかっています。 ハードウェアや計測器などを取り扱った検証評価を行う際には出社が必須となるケースもありますが、基本的に在宅/出社は本人の都合で選択できます。 |
| 労働条件 |
勤務時間 標準労働時間帯 9：00～17：30（勤務時間：7時間45分 休憩：45分） フレックスタイム制あり（コアタイムなし） 時間外労働あり 休日 土日、祝日 休暇 年次有給休暇 （初年度6～17日、勤続年数に応じて最大24日） 給与 ※経験や能力を考慮の上、当社規定により決定いたします。 ※通勤費を別途支給いたします。 賞与 年2回支給（6月、12月） 社会保険 健康保険、厚生年金保険、雇用保険、労災保険 |
| 応募資格 |
【必須（MUST）】 以下、いずれかの経験を有すること・高速信号伝送技術設計/評価経験 ・FPGAを用いたシステム設計経験 語学力 ・英語のドキュメントを理解できる方（ICのデータシート,論文） 【歓迎（WANT）】 ・シグナルインテグリティに関するシミュレーション経験（電磁界,Spice,Sparameter）・高速伝送路を有する基板設計経験 ・GHz帯のオシロスコープ、ネットワークアナライザ、ビットエラーレートテスタなど計測器を用いた評価経験 ・DDRやHBM2などといったFPGAに付随するメモリの利用経験 ■人物像 ・前向きで自発的に行動できる方 ・組織内外問わずにコミュニケーションが円滑にできる方 ・目的や課題を意識して行動し、仕事の段取りができる方 |
| リモートワーク | 可 「可」と表示されている場合でも、「在宅に限る」「一定期間のみ」など、条件は求人によって異なります |
| 受動喫煙対策 | 喫煙室設置 |
| 更新日 | 2023/06/13 |
| 求人番号 | 2789674 |
採用企業情報
- 企業名は会員のみ表示されます
- 会社規模5001人以上
この求人の取り扱い担当者
-
- ?
- ヘッドハンターの氏名は会員のみ表示されます
会社名は会員のみ表示されます
-
- 金融 コンサルティング IT・インターネット
-
転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です