転職サイトビズリーチ
>
求人検索
> 【日本発/ベンチャー】自動運転の民主化を目指すベンチャー企業で、SoC Hardware / Group Leaderを募集

転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です

新規会員登録（無料）

【日本発/ベンチャー】自動運転の民主化を目指すベンチャー企業で、SoC Hardware / Group Leaderを募集

年収： 800万～ 1400万

採用企業案件

採用企業

部署・役職名	【日本発/ベンチャー】自動運転の民主化を目指すベンチャー企業で、SoC Hardware / Group Leaderを募集
職種	SE（制御・組み込み系）サーバーエンジニア（構築・運用）プロジェクトリーダー（Web・オープン系）
業種	インターネットサービスソフトウエア
勤務地	東京都
仕事内容	【背景】 TIER IVは、オープンソースの自動運転ソフトウェアであるAutowareを中心に、自動運転に関連する様々なアプリケーション、ソリューション、サービスを提供しています。自動運転システムは、厳しいリアルタイム制約、電力制約、そして機能安全要求を同時に満たす必要があり、これを実現するためには汎用プロセッサに依存するだけでなく、自動運転ワークロードに最適化された独自SoC/アクセラレータと、それを動かすシステムソフトウェアを協調させて設計すること（ハードウェア・ソフトウェア協調設計）が不可欠です。 TIER IVのコンピュートプラットホーム開発は、低消費電力・リアルタイム性・機能安全を満たす独自SoC/アクセラレータおよび自動運転開発キットを設計・統合し、これらのハードウェアを通じてAutowareの計算基盤を最適化することをミッションとしています。国内外のパートナーと連携しながら、SoC/アクセラレータ・評価ボード・開発キットの仕様策定から、設計・検証・試作・実機評価までを一気通貫で推進しています。「自動運転の民主化」というビジョンの実現に向け、次世代の自動運転計算プラットフォームのハードウェア・アーキテクチャ面から牽引するGroup Leaderを募集しています。【仕事内容】コンピュートプラットフォーム開発でHardware/ArchitectureのGroup Leaderとして、以下のような業務を担っていただきます。 - SoCアーキテクチャ検討・仕様策定・設計・検証 - 独自アクセラレータIPのマイクロアーキテクチャ検討・仕様策定・設計・検証 - インターフェース（LPDDR/PCIe/Ethernet/SPI/I2C/UART/SDIO等）の仕様策定・設計・検証 - 検証戦略の策定（UVM・アサーション・形式検証・CDC/RDC・カバレッジ等）と品質・サインオフ基準の定義・レビュー - SystemやSoftwareのグループと連携したHW/SWインターフェース定義（レジスタ仕様・メモリマップ・割込み/DMA・性能/ドライバ要件） - 機能安全を意識したハードウェア設計・検証 - 物理設計（バックエンド）の委託先と連携し、サインオフ判断を社内技術オーナーとして主導 - 試作製造委託先（ターンキーを含む）選定・契約・管理 - EDA/IPベンダの選定・契約 - 評価ボード・開発キットの仕様策定・設計委託・実機ブリングアップ - グループの方針策定・アサイン・進捗管理・設計品質管理環境：Linux 言語：SystemVerilog/Verilog, C/C++ 等 EDA：Lint, 論理合成, 論理シミュレータ, 電力見積りツール等技術：RISC-V, Arm, JTAG, PCIe, LPDDR, NoC, ISO 26262 等開発支援：Claude Code/Gemini 等のAIコーディングエージェント【チャレンジ・やりがい】 - 自動運転専用に設計した独自SoC/アクセラレータの仕様策定から論理・物理設計、製造、実機評価までの一連のフローに技術リーダーとして関われる。 - アーキテクチャ・RTL・検証・物理設計・評価ボード・開発キットまで、広いレイヤーを横断したハードウェア開発と関連する意思決定に日々関われる。 - 低消費電力・リアルタイム性・機能安全という、本来トレードオフの要求を並立させるアーキテクチャ創造に挑戦できる。 - 自社開発の独自SoC/アクセラレータを汎用GPUや他のAIアクセラレータと並ぶ計算基盤に載せ、ハードウェア・ソフトウェア協調でPPA（性能・電力・面積）を最適化する部門横断の開発を主導できる。 - Group Leaderとして組織運営と最先端技術議論を両立し、グローバルなEDA/IPベンダ・ファウンドリや国内外のパートナーと協働できる。【従事すべき業務の内容】 - 雇入れ直後：本求人に記載のある業務 - 変更の範囲：上記に加え、会社が指定した業務
労働条件	給与：想定月収　　：666,667円 ~ 1,166,667円月額基本給　：492,667 円 ~ 862,667円（固定残業手当を除く額）固定残業手当：時間外労働の有無に関わらず45時間分の時間外手当として174,000 円 ~ 304,000円を支給（45時間を超える時間外労働分、休日労働及び深夜労働分についての割増賃金は追加で支給）勤務地：（雇入れ直後）東京都品川区北品川一丁目12-10 ジャコムビル、東京都品川区北品川一丁目19-4 泉北品川ビル及び労働者の自宅（変更の範囲）会社の定める場所（テレワークを行う場所を含む）雇用形態：正社員試用期間：あり(二か月) 労働契約の期間：定めなし勤務時間：フレックスタイム制始業：午前6時00分　終業：午後10時00分所定労働時間：8時間/日休憩時間：1時間所定労働時間を超える労働の有無：あり休日：完全週休二日制（土曜日・日曜日）国民の祝祭日夏期休暇：3日（7月～9月の間で各自取得）※当年7月8月入社の場合を除く年末年始：6日 ※元日を含み会社カレンダーによる年間休日120日以上福利厚生・社会保険完備(厚生年金、健康保険、雇用保険、労災保険) ・通勤手当支給（社内規定に準ずる）・ライフサポート（育児休暇や介護休暇、時短勤務など）・企業型確定拠出年金制度
応募資格	【必須（MUST）】以下のいずれかで5年以上の開発経験 - SoC/ASICのRTL設計と論理検証（SystemVerilog/Verilog） - プロセッサ・アクセラレータのマイクロアーキテクチャ設計 - SoCインテグレーションとインターフェースIP（PCIe, DDR, NoC等）の設計・検証 - SoC/ASIC開発の複数フェーズ（仕様策定・設計・検証・評価）に関与した経験 - 5名以上のチームまたはグループのリード経験 - 日本語および英語での仕様書・技術文書の作成とレビュー経験【歓迎（WANT）】 - 試作（MPW）からテープアウト・量産移行までの経験と、ファウンドリ・ターンキー・EDA/IPベンダーとの技術折衝経験 - SoCの物理設計・バックエンド（論理合成からタイミングクロージャ・テープアウトまで）の実務経験 - UVM・SystemVerilog Assertions・形式検証・CDC/RDC・FPGAプロトタイピング/エミュレーションの検証経験 - ISO 26262（機能安全）準拠のハードウェア開発経験 - 低消費電力設計と性能・電力・面積（PPA）のトレードオフ最適化経験 - Arm、RISC-V、PCIe、LPDDR、NoCに関する知識と開発経験 - 点群処理・AI/MLアクセラレータなどドメイン特化ハードウェアの設計経験 - 自動運転・車載分野（車載半導体）での開発経験 - 日英バイリンガル環境での業務経験【求める人物像】 - 特定の技術分野に固執せず、広範な技術領域を理解し専門家と議論しながら、好奇心を持って新たな技術を習得し、それらを生かして挑戦的に仕事に取り組める方。 - ハードウェア・ソフトウェアの枠にとらわれず、システムの構造を意識し、周囲とコミュニケーションを取りながらリーダーシップを発揮できる方。
アピールポイント	自社サービス・製品ありベンチャー企業年間休日120日以上産休・育休取得実績ありストックオプション制度あり教育・研修制度充実女性管理職実績あり完全土日休みフレックスタイム
リモートワーク	可「可」と表示されている場合でも、「在宅に限る」「一定期間のみ」など、条件は求人によって異なります
受動喫煙対策	屋内禁煙
更新日	2026/07/07
求人番号	8892736

採用企業情報

株式会社ティアフォー

転職・求人情報の詳細をご覧になる場合は会員登録（無料）が必要です

新規会員登録（無料）

<< 検索結果に戻る