転職・求人情報の詳細をご覧になる場合は会員登録(無料)が必要です
部署・役職名 | 日本デザインセンター スタンダードセル デザインエンジニア/テック マネジャー Standard Cell Design Engineer/Tech. Manager |
---|---|
職種 | |
業種 | |
勤務地 | |
仕事内容 |
- スタンダードセル回路の定義、 スケマテック、レイアウト及び検証からデザインの作成 - 業界標準のシミレーションツール(例えばHspice, Spectre)を用いてのディープサブミクロンCMOSテクノロジーのスケマテックデザインの実施。 - 当社テクノロジーのベストPPA (Power、Performance、Area:消費電力、性能、チップ面積)に到達するように回路の最適化を行う。 - リーディング・テック・ノードの為の回路パスファインディングとイノベーション - IoTアプリケーションの為のサブ・スレッシュホールド・ボルテージ回路デザイン - レイアウトエンジニアと共同でスピード、パワー及びEMIRのアーチテクチャー最適化を行う. - Define standard cell circuit requirement and complete design from schematic, layout and verification. - Conduct schematic design of deep-submicron CMOS technologies using industrial standard simulation tool, such as Hspice and/or Spectre. - Optimize circuit to achieve best PPA for the company's technology - Path finding and innovation of circuit design for leading edge tech nodes - Sub threshold voltage circuit design for IoT application. - Co-work with layout engineer to define architecture optimized for speed, power, and EMIR. |
応募資格 |
【必須(MUST)】 - 学士 10年以上の経験/修士 3年以上の経験/博士 関連分野での経験- 回路デザイン経験 - CMOS回路の深い理解、異なるテクノロジーノードのデバイス動作をベースとした回路最適化の能力 - CADツール経験(Virtuoso, Hspice, Spectre 等)、Perl, Python使用経験尚可 - 英語力(読み書き、会話)尚可 - BCH degree with 10+ years of experiences / MST degree with 3+ years of experience / PhD degree in relevant field. - Demonstrable work experience in a similar circuit design role. - In-depth understanding of CMOS circuit robustness and weakness. Capable of circuit optimization based on device behavior of different technology nodes. - Hands-on experience of CAD tools, such as Virtuoso, Hspice, Spectre. Familiar with Perl and/or Python is a plus. - Strong written and oral communication skills in English is a plus. |
更新日 | 2020/10/12 |
求人番号 | 1368734 |
採用企業情報
この求人の取り扱い担当者
転職・求人情報の詳細をご覧になる場合は会員登録(無料)が必要です