転職・求人情報の詳細をご覧になる場合は会員登録(無料)が必要です
部署・役職名 | APR(AUTO PR)/フジカル デザインエンジニア/マネジャー APR(Automatic Place& Route) Manager/Engineer |
---|---|
職種 | |
業種 | |
勤務地 | |
仕事内容 |
- チップ/ブロック レベル フロアープラニング - クロックツリー シンシセス - プレース&ルーター - RC エクストラクション - STA タイミング クロザー - IR/EM アナリシス 及びフィックス - DRC/LVS/ERC アナリシス及びフィックス - テープアウト サインオフ - APR フローデベロプメント Report To: Director or Sr. Manager Responsibilities: * Physical design implementation *APR flow development *Advanced APR solution path finding |
応募資格 |
【必須(MUST)】 - 大卒以上 電気/電子 コンピューターサイエンス 関連学部- 10年以上の業務経験、デジタルデザイン/デザインフロー/APR チップにインプレ面テーション - 先端プロセスでの設計開発経験( 28nm 及びそれ以下) - スクリプト言語(shell, python, TCL)又はC/C++ 経験 - APR ツール(Cadence Innovus, 又はSynopsys IC Compiler II)及び PPA アナリシス/ブースト 手法の経験 - 良好な顧客志向及びコミニュケーションスキル - 英語力尚可 望まれる人物像: - 進んで技術習得、問題解決に取り組む姿勢 - 優れたコミニュケーションスキル、チームプレイヤー - 物事に対するオーナーシップ、コミットメント Requirements: *Education: -Master or PhD Computer engineering or EE *APR chip implementation experience with advanced process nodes (28nm and below) * Familiar with P&R and timing signoff *Familiar with Script languages (shell, python, TCL) or C/C++ * Fluent in English speaking * Mathematical is also okay and willing to learn APR and research for new APR flow (Optional) * Language: - Proficiency in English is basic requirement. Proficiency in Chinese is a plus. * Specific Requirement: - APR Engineer: Seniority > 5 years. Full chip integration experience is a plus. - APR Lead Manager: Seniority> 15 years. Experienced with full chip integration/signoff and tape-out management is needed. |
更新日 | 2020/10/12 |
求人番号 | 1164392 |
採用企業情報
この求人の取り扱い担当者
転職・求人情報の詳細をご覧になる場合は会員登録(無料)が必要です